Responsibilities：
Responsible for all aspects of chip backend design, including floor planning, place and routing, CTS, timing convergence iterations/optimization, and final DRC/LVS.
Qualifications:
1. BSEE, MSEE or higher.
2. At least 5 years experience of large ASIC backend designs.
3. Experience with Synopsys and/or Cadence design tools.
4. Familiar with 0.18um, 0.13um and/or 90nm CMOS designs.
5. Good communication skills, team spirit.

工作職責(zé)：
負(fù)責(zé)整個(gè)芯片或模塊的布局布線設(shè)計(jì), 包括布局規(guī)劃, 布局布線, 時(shí)鐘樹(shù)生成, 時(shí)序優(yōu)化和收斂, 以及 DRC/LVS物理驗(yàn)證.
任職資格：
1. 電子工程或微電子專業(yè)本科及以上學(xué)歷；
2. 至少5年以上大規(guī)模集成電路芯片后端設(shè)計(jì)經(jīng)驗(yàn)；
3.具有使用Synopsys 或Cadence 設(shè)計(jì)工具的相關(guān)經(jīng)驗(yàn)；
4.熟悉90nm及以下工藝芯片設(shè)計(jì)；
5.良好溝通能力和團(tuán)隊(duì)精神。.

晶晨半導(dǎo)體Amlogic是一家發(fā)展迅速的芯片設(shè)計(jì)公司，1995年創(chuàng)立于美國(guó)加利福尼亞圣克拉拉，2001年成立了晶晨半導(dǎo)體(上海)有限公司，并陸續(xù)在深圳、北京、香港及臺(tái)北設(shè)立分支機(jī)構(gòu)，現(xiàn)有600多名員工，已成為全球視頻業(yè)界領(lǐng)先的無(wú)晶圓半導(dǎo)體系統(tǒng)設(shè)計(jì)公司。
經(jīng)過(guò)十幾年的潛心開(kāi)發(fā)，晶晨半導(dǎo)體擁有眾多專業(yè)IP、音視頻處理技術(shù)專利和高清多媒體處理引擎，創(chuàng)造出業(yè)內(nèi)領(lǐng)先的多核并行處理技術(shù)及3D圖形處理技術(shù)，產(chǎn)品覆蓋了智能電視、OTT智能機(jī)頂盒和智能家居等消費(fèi)類電子，并積累了TCL、創(chuàng)維、海信、海爾、飛利浦、索尼、夏普、小米、阿里巴巴等眾多海內(nèi)外知名客戶。

人生道路的改變常常只在一念之間，加入晶晨，用“芯”成就未來(lái)！