共為您找到 職位
-
企
FPGA開發(fā)工程師
15-30萬 | 無錫市 | 本科 | 無經(jīng)驗(yàn)
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1、評估算法需求基于FPGA實(shí)現(xiàn)的可行性，包括資源、性能以及實(shí)現(xiàn)時(shí)間；2、根據(jù)需求開發(fā)算法模塊；3、根據(jù)需求開發(fā)數(shù)據(jù)處理模塊；4、在同事配合下進(jìn)行demo或展示應(yīng)用的制作。任職要求：1、985/211本科及以上學(xué)歷，計(jì)算機(jī)、電子、通信及相關(guān)專業(yè)畢業(yè)；2、3年及...
-
企
FPGA集成工程師
面議 | 無錫市 | 本科 | 1年以下
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1、按要求對現(xiàn)有IP/block進(jìn)行接口封裝，并與FW人員一起打通IP/block與軟件驅(qū)動(dòng)路徑；2、配合硬件完成新設(shè)計(jì)板卡的功能測試；3、IP/block設(shè)計(jì)或應(yīng)用的跨硬件平臺(tái)移植與調(diào)試；4、基于FPGA利用已有IP/block設(shè)計(jì)開發(fā)新應(yīng)用或完善已有應(yīng)用功...
-
企
職責(zé)描述：1.根據(jù)需求完成FPGA的需求分析及方案論證；2.獨(dú)立完成基于VHDL.Verilog的FPGA設(shè)計(jì)3.負(fù)責(zé)FPGA程序的編寫.算法的設(shè)計(jì)仿真.FPGA調(diào)試；4.負(fù)責(zé)FPGA的調(diào)試，分析并解決技術(shù)問題，完成核心技術(shù)攻關(guān)；5.完成所負(fù)責(zé)產(chǎn)品的設(shè)計(jì)文檔和測試文檔的...
-
企
FPGA開發(fā)工程師
20-40萬 | 深圳市 | 碩士 | 無經(jīng)驗(yàn)
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1、負(fù)責(zé)算法的FPGA實(shí)現(xiàn) ；2、負(fù)責(zé)原型樣機(jī)的FPGA平臺(tái)開發(fā)；3、承擔(dān)系統(tǒng)級FPGA、模塊級FPGA驗(yàn)證環(huán)境搭建；4、與算法團(tuán)隊(duì)，驅(qū)動(dòng)團(tuán)隊(duì)合作，完成系統(tǒng)設(shè)計(jì)。任職要求：1、本科及以上學(xué)歷，微電子、集成電路設(shè)計(jì)、自動(dòng)化、機(jī)械電子、計(jì)算機(jī)等相關(guān)專業(yè)；2、5年以...
-
企
FPGA開發(fā)工程師
20-40萬 | 武漢市 | 本科 | 無經(jīng)驗(yàn)
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
職位描述：1.負(fù)責(zé)模塊級結(jié)構(gòu)設(shè)計(jì)；2.負(fù)責(zé)邏輯詳細(xì)方案設(shè)計(jì)及代碼實(shí)現(xiàn)；3.參與芯片的整體架構(gòu)設(shè)計(jì)和算法評估實(shí)現(xiàn)。基本要求：1.本科及以上學(xué)歷，通信、電子、微電子、計(jì)算機(jī)等相關(guān)專業(yè)；2.有扎實(shí)的Verilog程序設(shè)計(jì)、調(diào)試基礎(chǔ)，RTL編碼和邏輯設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先；3.熟悉xil...
-
企
職位描述：1.負(fù)責(zé)模塊級結(jié)構(gòu)設(shè)計(jì)；2.負(fù)責(zé)邏輯詳細(xì)方案設(shè)計(jì)及代碼實(shí)現(xiàn)；3.參與芯片的整體架構(gòu)設(shè)計(jì)和算法評估實(shí)現(xiàn)。基本要求：1.本科及以上學(xué)歷，通信、電子、微電子、計(jì)算機(jī)等相關(guān)專業(yè)；2.有扎實(shí)的Verilog程序設(shè)計(jì)、調(diào)試基礎(chǔ)，RTL編碼和邏輯設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先；3.熟悉xil...
-
企
FPGA工程師
10-15萬 | 長沙市 | 碩士 | 1年以下
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1、開發(fā)關(guān)于FPGA部分的邏輯，包括控制邏輯、外圍接口到DSP轉(zhuǎn)換，高速接口數(shù)據(jù)傳輸?shù)龋?、對客戶DSP+FPGA的數(shù)據(jù)流帶寬，及FPGA數(shù)據(jù)處理能力進(jìn)行評估，并給出相關(guān)芯片選型及意見。崗位要求：1、熟練使用Vivado軟件，有Xilinx系列芯片使用經(jīng)驗(yàn)；2...
-
企
一、職位描述：主要負(fù)責(zé)嵌入式系統(tǒng)的FPGA實(shí)現(xiàn)，包括需求分析、方案設(shè)計(jì)，并可獨(dú)立完成編碼、驗(yàn)證及聯(lián)調(diào)。二、職位要求：1. 通信或電子專業(yè)本科以上學(xué)歷，具備良好的通信、信號處理專業(yè)基礎(chǔ)；2. 從事FPGA開發(fā)工作兩年以上，具有獨(dú)立的FPGA方案設(shè)計(jì)能力，并可獨(dú)立完成編碼，...
-
企
職位描述： 主要負(fù)責(zé)嵌入式系統(tǒng)的FPGA實(shí)現(xiàn)，包括需求分析、方案設(shè)計(jì)，并可獨(dú)立完成編碼、驗(yàn)證及聯(lián)調(diào)。 職位要求： 1、通信或電子專業(yè)本科以上學(xué)歷，具備良好的通信、信號處理專業(yè)基礎(chǔ)； 2. 從事FPGA開發(fā)工作兩年以上，具有獨(dú)立的FPGA方案設(shè)計(jì)能力，并可獨(dú)立完成編碼，有...
-
企
FPGA工程師
10-25萬 | 長沙市 | 本科 | 無經(jīng)驗(yàn)
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
崗位職責(zé)1、參與產(chǎn)品開發(fā)任務(wù)、進(jìn)度計(jì)劃、設(shè)計(jì)方案的擬制、討論和評審；2、負(fù)責(zé)產(chǎn)品設(shè)計(jì)方案中與FPGA相關(guān)部分的設(shè)計(jì)與實(shí)現(xiàn)，包括編程、仿真、綜合、布線、時(shí)序分析等；3、負(fù)責(zé)設(shè)計(jì)文檔的編寫、存檔；4、負(fù)責(zé)所開發(fā)代碼的板級驗(yàn)證工作；5、基于Matlab或者C算法實(shí)現(xiàn)的基礎(chǔ)上，...
-
企
崗位要求： 工作地點(diǎn)：北京1. 專業(yè)：電子工程、通信工程及自動(dòng)化等相關(guān)專業(yè)（本科及以上學(xué)歷） ；2. 精通Verilog/VHDL語言編程，熟悉Xilinx FPGA內(nèi)部結(jié)構(gòu)，熟悉相關(guān)開發(fā)平臺(tái)； 3. 具有3以上FPGA的設(shè)計(jì)經(jīng)驗(yàn)。熟練掌握FPGA仿真、調(diào)試、開發(fā)驗(yàn)證流...
-
企
FPGA工程師
20-40萬 | 成都市 | 本科 | 無經(jīng)驗(yàn)
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
職位描述 1.根據(jù)前期評估進(jìn)行FPGA選型；2.根據(jù)模塊需求完成設(shè)計(jì)、開發(fā)、調(diào)試工作；3.根據(jù)成本、性能要求進(jìn)行優(yōu)化設(shè)計(jì)；4.硬件電路的整機(jī)調(diào)試，問題定位，指標(biāo)優(yōu)化；5.產(chǎn)品、技術(shù)資料的設(shè)計(jì)整理和歸檔。任職要求：1.本科及以上，5年以上工作經(jīng)驗(yàn)；2.熟練使用各類片上資源...
-
企
FPGA主管工程師
20-40萬 | 成都市 | 本科 | 1年以下
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
職位描述 1.根據(jù)前期評估進(jìn)行FPGA選型；2.根據(jù)模塊需求完成設(shè)計(jì)、開發(fā)、調(diào)試工作；3.根據(jù)成本、性能要求進(jìn)行優(yōu)化設(shè)計(jì)；4.硬件電路的整機(jī)調(diào)試，問題定位，指標(biāo)優(yōu)化；5.產(chǎn)品、技術(shù)資料的設(shè)計(jì)整理和歸檔。任職要求：1.本科及以上，5年以上工作經(jīng)驗(yàn)；2.熟練使用各類片上資源...
-
企
高級FPGA工程師
25-40萬 | 杭州市 | 本科 | 1年以下
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1.根據(jù)系統(tǒng)設(shè)計(jì)架構(gòu)，輔助設(shè)計(jì)整機(jī)工作流程，主導(dǎo)設(shè)計(jì)FPGA工作子流程；2.根據(jù)板卡需求完成板級FPGA選型、方案設(shè)計(jì)、開發(fā)、仿真及調(diào)試；3.組織、指導(dǎo)工程師完程 FPGA子模塊開發(fā)、子模塊整合、仿真、調(diào)試工作；4.根據(jù)整機(jī)成本、性能要求進(jìn)行整體優(yōu)化設(shè)計(jì)；5....
-
企
FPGA工程師
14-20萬 | 深圳市 | 本科 | 1年以下
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1、根據(jù)系統(tǒng)設(shè)計(jì)要求提供FPGA解決方案，撰寫設(shè)計(jì)文檔及報(bào)告2、負(fù)責(zé)FPGA邏輯架構(gòu)設(shè)計(jì)、功能實(shí)現(xiàn)、仿真和調(diào)試；3、配合產(chǎn)品的系統(tǒng)調(diào)試和文檔輸出。4、獨(dú)立承擔(dān)產(chǎn)品的硬件開發(fā)工作，包括方案設(shè)計(jì)、原理圖設(shè)計(jì)、調(diào)試、測試工作。崗位要求：1、通信工程、電子信息技術(shù)、微...
-
企
高級/管理崗職責(zé)描述：1. 運(yùn)用Xilinx、****a等公司主流FPGA器件及開發(fā)環(huán)境進(jìn)行項(xiàng)目開發(fā)；2. 負(fù)責(zé)項(xiàng)目中FPGA方案設(shè)計(jì)；3. 負(fù)責(zé)各功能模塊的編寫、仿真、時(shí)序約束、調(diào)試、測試；4. 配合相關(guān)硬件/嵌入式軟件/ 測試人員進(jìn)行調(diào)試；5. 撰寫相關(guān)開發(fā)文檔和測...
-
企
工作職責(zé):1. MIPI、SLVS、LVDS等接口的高速圖像傳感器開發(fā)和應(yīng)用2. 基于FPGA的圖像預(yù)處理算法實(shí)現(xiàn)3. 基于DDR3/4的圖像幀存設(shè)計(jì)和開發(fā)4. 基于GIGE/10GIGE/USB3.0/SERDES高速接口數(shù)據(jù)傳輸和視頻協(xié)議開發(fā)；基于腳本的自動(dòng)化多頂層...
-
企
職責(zé)描述：1、高速圖像傳感器開發(fā)和應(yīng)用2、基于FPGA的圖像預(yù)處理算法實(shí)現(xiàn)3、基于DDR3/4的圖像幀存設(shè)計(jì)和開發(fā)4、基于高速接口數(shù)據(jù)傳輸和協(xié)議開發(fā)5、基于腳本的自動(dòng)化多頂層架構(gòu)仿真和UVM驗(yàn)證平臺(tái)搭建6、機(jī)器視覺邏輯工程架構(gòu)設(shè)計(jì)。任職要求：1、3-7年開發(fā)調(diào)試經(jīng)驗(yàn)； ...
-
企
崗位職責(zé)1、高速圖像傳感器開發(fā)和應(yīng)用2、基于FPGA的圖像預(yù)處理算法實(shí)現(xiàn)3、基于DDR3/4的圖像幀存設(shè)計(jì)和開發(fā)4、基于高速接口數(shù)據(jù)傳輸和協(xié)議開發(fā)5、基于腳本的自動(dòng)化多頂層架構(gòu)仿真和UVM驗(yàn)證平臺(tái)搭建6、機(jī)器視覺邏輯工程架構(gòu)設(shè)計(jì)。上崗條件1、碩士以上學(xué)歷；3-7年開發(fā)調(diào)...
-
企
工作職責(zé):1. MIPI、SLVS、LVDS等接口的高速圖像傳感器開發(fā)和應(yīng)用2. 基于FPGA的圖像預(yù)處理算法實(shí)現(xiàn)3. 基于DDR3/4的圖像幀存設(shè)計(jì)和開發(fā)4. 基于GIGE/10GIGE/USB3.0/SERDES高速接口數(shù)據(jù)傳輸和視頻協(xié)議開發(fā)；基于腳本的自動(dòng)化多頂層...
